PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-213800

(43) Date of publication of application: 15.08.1997

(51)Int.CI. H01L 21/768 H01L 21/316 H01L 21/31

(21)Application number: 08-021467 (71)Applicant: NEC CORP


(22)Date of filing: 07.02.1996 (72)Inventor: NAKAMURA HIROYUKI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and manufacture thereof in which an interlayer insulating film having a sufficient stress relaxation effect is obtained without complicating the process.

SOLUTION: An aluminum film 21 is formed, and a mask pattern 23, comprising a plasma silicon oxide film 19 having a compressive stress, is formed on the aluminum film 21. Then, the aluminum film 21 is etched using the mask pattern 23 to form an aluminum wiring 18. Next, an O3-TEOS oxide film 20 having a tensile stress is formed in a state where the mask pattern 23 remains to form a buried layer 24 over the aluminum wiring 18 and the mask pattern 23. Finally, the surface of the buried layer 24 is smoothed in accordance with the CMP method.



LEGAL STATUS

[Date of request for examination]

07.02.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]


[Patent number] 3102338 [Date of registration] 25.08.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office



(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-213800

(43)公開日 平成9年(1997)8月15日

(51)Int.Cl. d	識別記号	F I	
H01L 21/768		H01L 21/90	K.
21/316		21/316	M
21/31		21/95	

審査請求 有 請求項の数6 OL (全6頁)

(21)出願番号 (71)出願人 000004237 特願平8-21467 日本電気株式会社

(22)出願日 平成8年(1996)2月7日 東京都港区芝五丁目7番1号

> (72)発明者 中村 弘幸 東京都港区芝五丁目7番1号 日本電気株

> > 式会社内


(74)代理人 弁理士 志賀 正武

(54)【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 プロセスを複雑にすることなく、十分な応力 緩和効果を持った層間絶縁膜が得られる半導体装置およ びその製造方法を提供する。

【解決手段】 アルミニウム膜21を形成した後、その 上に圧縮応力を有するプラズマシリコン酸化膜19から なるマスク材パターン23を形成する。そして、このマ スク材パターン23を用いてアルミニウム膜21をエッ チングすることによりアルミニウム配線18を形成す る。次に、マスク材パターン23を残した状態で引張応 力を有する〇、一TEOS酸化膜20を形成することに よりアルミニウム配線18とマスク材パターン23を埋 め込む埋込層24を形成する。最後に埋込層24の表面 をCMP法により平坦化する。



20

30

40

【特許請求の範囲】

【請求項1】 配線の直上に圧縮応力または引張応力のいずれかの応力を有する第1の絶縁膜が形成され、これら配線および第1の絶縁膜が前記応力と反対の応力を有する第2の絶縁膜で埋め込まれたことを特徴とする半導体装置。

【請求項2】 配線層を形成する工程と、該配線層上に 圧縮応力または引張応力のいずれかの応力を有する第1 の絶縁膜からなるマスク材パターンを形成する工程と、 該マスク材パターンをマスクとして前記配線層をエッチ 10 ングすることにより配線を形成する工程と、前記マスク 材パターンを残した状態で前記応力と反対の応力を有す る第2の絶縁膜を形成することにより前記配線とマスク 材パターンを埋め込む埋込層を形成する工程、を有する ことを特徴とする半導体装置の製造方法。

【請求項3】 請求項2に記載の半導体装置の製造方法 において、

前記第2の絶縁膜からなる埋込層を形成した後、該埋込層の表面を平坦化することを特徴とする半導体装置の製造方法。

【請求項4】 請求項2または3に記載の半導体装置の 製造方法において、

前記圧縮応力を有する絶縁膜として、プラズマCVD法により形成するシリコン酸化膜またはシリコン窒化膜またはシリコンオキシナイトライド膜を用い、前記引張応力を有する絶縁膜として低圧CVD法により形成するシリコン酸化膜を用いることを特徴とする半導体装置の製造方法。

【請求項5】 請求項2または3に記載の半導体装置の 製造方法において、

前記引張応力を有する絶縁膜としてオソンーテトラエトキシシラン雰囲気下での常圧CVD法により形成するシリコン酸化膜を用い、該シリコン酸化膜成長時のガス流量を制御することにより引張応力の大きさを調節することを特徴とする半導体装置の製造方法。

【請求項6】 請求項2または3に記載の半導体装置の 製造方法において、

前記圧縮応力を有する絶縁膜としてスパッタリング法により形成するシリコン酸化膜を用い、該シリコン酸化膜 成長時の基板パイアスを制御することにより圧縮応力の 大きさを調節することを特徴とする半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に多層配線技術に好適な層間絶 縁膜およびその形成方法に関するものである。

[0002]

【従来の技術】多層配線を有する従来の半導体装置においては、例えば下層のアルミニウム配線を形成した後、

この配線上に化学的気相成長 (Chemical Vapor Deposition,以下、CVDと記す) 法によるシリコン酸化膜を形成し、ついで、上層のアルミニウム配線を形成した構造のものが知られている。

【0003】また、図3(a)に示すように、シリコン基板1上に絶縁膜2を介して形成した下層アルミニウム配線3上に第1のシリコン酸化膜4を形成し、その後、図3(b)に示すように、全面にSOG(Spin On Glass)膜5を形成し、ついで、図3(c)に示すように、第2のシリコン酸化膜6を形成した構造も知られている。この場合、SOG膜5を形成した後に全面プラズマエッチングを施してアルミニウム配線3上のSOG膜5を除去すると、第1のシリコン酸化膜4、SOG膜5、第2のシリコン酸化膜6からなる比較的平坦な層間絶縁膜を形成することができる。

【0004】このように、層間絶縁膜は単一の膜または 複数の膜で構成される場合の双方があるが、絶縁膜はそ の内部に圧縮応力、引張応力のいずれかを有しているた め、層間絶縁膜を単一の膜で形成した場合、あるいは同 種の膜を積層した場合、基板の反りが生じて以降の製造 工程に支障をきたすという問題があった。さらに、膜を 何層にも積層すると半導体基板やアルミニウム配線に大 きな応力が加わってアルミニウム配線が断線する、いわ ゆるストレスマイグレーション等の不良が発生する恐れ があった。

【0005】そこで、この問題を解決する手段として、 圧縮応力を有する絶縁膜と引張応力を有する絶縁膜を交 互に積層する構造(特開昭57-45931号公報、特 開平5-109909号公報参照)、もしくは、下層の 配線に引張応力を有する絶縁膜からなる側壁を設け、そ の上に圧縮応力を有する絶縁膜を形成する構造(特開昭 64-57645号公報参照)等が提案されている。

【0006】上記の解決手段のうち、例えば下層の配線 に側壁を設けたものは以下のような製法を採るのが一般 的である。まず、図4 (a) に示すように、シリコン基 板8上に絶縁膜9を形成した後、下層配線となる膜厚 0. 5 μmのアルミニウム層 1 0 を形成し、レジストバ ターン11をマスクとしてエッチングを行うことにより アルミニウム配線12を形成する。そして、図4 (b) に示すように、プラズマCVD法を用いて全面に膜厚 5 μmのシリコン酸化膜13を形成した後、CF 系のガスプラズマ中での異方性エッチングを全面に行う ことにより、図4(c)に示すように、アルミニウム配 線12の側壁のみにシリコン酸化膜13aを残存させ る。その後、図4(d)に示すように、常圧CVD法を 用いて全面に膜厚1.0μmのオゾンーテトラエトキシ シラン (以下、O, -TEOSと記す)酸化膜14を形 成する。

【0007】本方法によれば、アルミニウム配線12の 側壁に設けたプラズマシリコン酸化膜13aが圧縮応力

4

【発明の実施の形態】以下、本発明の第1の実施の形態

を有し、配線 12 および配線間に設けた0、-TEOS 酸化膜 14 が引張応力を有しているため、双方の応力が打ち消され、基板全体の応力を緩和することができる。 【 0008】

【発明が解決しようとする課題】しかしながら、上記 2 つの方法のうち、圧縮応力を有する膜と引張応力を有する膜を積層する方法には、異なる成膜工程を複数回用いて別種の絶縁膜を積層しなければならない、各膜の膜厚が応力緩和の観点から決まるため、層間絶縁膜として重要な要素である平坦化が困難である、という問題があっ 10 た。一方、配線に絶縁膜からなる側壁を設ける方法には、側壁が配線の近傍にしか存在しないため応力緩和の効果が極めて小さく、基板全体としては十分な応力緩和の効果が得られない、という問題があった。

【0009】本発明は、上記の課題を解決するためになされたものであって、プロセスを複雑にすることなく、十分な応力緩和効果を持った層間絶縁膜が得られる半導体装置およびその製造方法を提供することを目的とする。

[0010]

【課題を解決するための手段】上記の目的を達成するために、本発明の半導体装置は、配線の直上に圧縮応力または引張応力のいずれかの応力を有する第1の絶縁膜が形成され、これら配線および第1の絶縁膜が前記応力と反対の応力を有する第2の絶縁膜で埋め込まれたことを、特徴とするものである。

【0011】また、本発明の半導体装置の製造方法は、 配線層を形成する工程と、配線層上に圧縮応力または引 張応力のいずれかの応力を有する第1の絶縁膜からなる マスク材パターンを形成する工程と、マスク材パターン 30 をマスクとして配線層をエッチングすることにより配線 を形成する工程と、マスク材パターンを残した状態で前 記応力と反対の応力を有する第2の絶縁膜を形成するこ とにより配線とマスク材パターンを埋め込む埋込層を形 成する工程、を有することを特徴とするものである。さ らに、埋込層形成後、埋込層の表面を平坦化するとよ い。また、上記の膜の具体的な材料としては、圧縮応力 を有する絶縁膜として、プラズマCVD法により形成す るシリコン酸化膜またはシリコン窒化膜またはシリコン オキシナイトライド膜を用い、引張応力を有する絶縁膜 40 として低圧CVD法により形成するシリコン酸化膜を用 いることができる。

【0012】さらに、応力の大きさは膜の種類で一様に 決まるわけではなく、例えば、引張応力を有する絶縁膜 としてO、一TEOS雰囲気下での常圧CVD法による シリコン酸化膜を用いることにして、このシリコン酸化 膜成長時のガス流量を制御したり、圧縮応力を有する絶 縁膜としてスパッタリング法によるシリコン酸化膜を用 いることにして、このシリコン酸化膜成長時の基板バイ アスを制御することによって、引張応力や圧縮応力の大 50

きさを調節することも可能である。

[0013]

を図1を参照して説明する。図1は本実施の形態の半導体装置の製造方法、特に下層配線上の層間絶縁膜を形成する工程を順を追って示すプロセスフロー図である。【0014】図1(d)に示すように、本実施の形態の半導体装置は、シリコン基板16上に絶縁膜17が形成され、その上に下層配線であるアルミニウム配線18(配線)が形成されている。そして、アルミニウム配線18の直上のみに圧縮応力を有するプラズマシリコン酸化膜19(第1の絶縁膜)が形成され、これら配線18よびプラズマシリコン酸化膜19が、引張応力を有するの、一TEOS酸化膜20(第2の絶縁膜)で埋め込

まれている。そして、表面が平坦化された〇、一TEO

S酸化膜20上に上層配線(図示略)が設けられてい

【0015】すなわち、プラズマシリコン酸化膜19と 〇、-TEOS酸化膜20で上層配線~下層配線間の層 間絶縁膜が構成されているが、これを平面的に見ると、 アルミニウム配線18上の領域とそれ以外の領域でこれ ら2種類の酸化膜が分かれたような状態となっている。 【0016】次に、上記構成の半導体装置の製造方法に ついて説明する。まず、図1(a)に示すように、シリ コン基板16上に形成された絶縁膜17上の全面に、膜 厚0.5 μmのアルミニウム膜21 (配線層) を形成す る。ついで、後でこのアルミニウム膜21をエッチング する際のマスク材となる膜厚1.5μmのプラズマシリ コン酸化膜19をプラズマCVD法を用いて形成する。 この際、プラズマシリコン酸化膜19の膜厚としては、 パターニング時に用いるレジストパターンがプラズマエ ッチングに耐え得る膜厚を設定する必要がある。また、 本実施の形態における応力緩和効果を十分に発揮させる ためには、少なくとも1.0μm程度の膜厚が必要であ る。以上より、通常の膜厚としては 1.0~2.0 μ m 程度とすることが望ましい。

【0017】その後、ホトリソグラフィー技術によりレジストパターン22を形成し、これをマスクとしてCF、系のガスプラズマ中においてプラズマシリコン酸化膜19のプラズマエッチングを行い、アルミニウム膜エッチング時のマスク材パターン23を形成する。

【0018】さらに、図1(b)に示すように、レジストパターン22を除去した後、マスク材パターン23をマスクとしたアルミニウム膜21のプラズマエッチングを行うことにより、アルミニウム配線18を形成する。【0019】次に、図1(c)に示すように、O₁-TEOS雰囲気下での常圧CVD法によりシリコン酸化膜20を形成し、埋込層24を形成する。この時、O₁-TEOS酸化膜20の膜厚は、配線18間に形成される溝25を十分に埋め込むだけの膜厚を設定する必要があ

20

ß

る。本実施の形態の場合、アルミニウム配線 18 の膜厚を 0.5μ m、マスク材パターン 23 の膜厚を 1.5μ m としたことで溝 25 の深さが 2.0μ m程度となっているため、0.-TEOS 酸化膜 20 の膜厚を 2.5μ m程度に設定する。また、0.-TEOS 酸化膜 20 を用いることにより配線 18 間の溝 25 はほぼ完全に埋め込まれる。

【0020】ついで、図1 (d) に示すように、化学的機械的研磨 (Chemical MechanicalPolishing,以下、CMPと記す) 法を用いて、アルミニウム配線18上の010、-TEOS酸化膜20の凸部がなくなるまでエッチング除去し、表面の平坦化を図る。この時、配線18上の0、-TEOS酸化膜20の膜厚は1.5 μ m程度と見積もられるので、少なくともこの分だけ除去すればよいことになる。なお、CMP後は、アルミニウム配線18上のプラズマシリコン酸化膜19が露出してもしなくてもよい。

【0021】その後、所定の位置に開孔を設け、上層配線(図示略)を形成することにより配線間の層間絶縁膜形成プロセスが完了する。

【0022】本実施の形態の半導体装置の製造方法においては、アルミニウム配線18形成時のマスク材パターン23として用いたプラズマシリコン酸化膜19が圧縮応力を有し、埋込層24として用いたO、一TEOS酸化膜20が引張応力を有しているため、双方の応力が打ち消され、基板全体の応力を緩和することができ、基板の反りやアルミニウム配線18の断線等の問題を防止することができる。特にO、一TEOS酸化膜20は、その成長時のガス流量を調節することで引張応力の程度を調節することができるため、基板全体の応力緩和効果を30最適化することができ、埋込層24として用いるのに好適である。

【0023】特に、本方法によれば、圧縮応力を有するプラズマシリコン酸化膜19が層間膜の膜厚分だけ形成され、アルミニウム配線の側壁のみにプラズマシリコン酸化膜を設けた従来の方法に比べて、プラズマシリコン酸化膜19が占める体積が大きくなるため、従来に比べて応力緩和効果が大きくなる、という格別な効果を得ることができる。また、プラズマシリコン酸化膜19はアルミニウム膜18のエッチング時のマスク材パターン23として用いるものであるから、応力緩和の目的だけのためにわざわざ形成するものではなく、従来のプロセスに比べて複雑になることがない合理的な方法とすることができる。

【0024】さらに、埋込層24に〇、一TEOS酸化膜20を用いたことで配線18間の溝25を有効に埋め込むことができ、ボイドの生じない層間絶縁膜を形成することができる。また、〇、一TEOS酸化膜20形成後、CMPによる平坦化を行うため、上層配線の形成を容易に行うことができる。

【0025】なお、本実施の形態ではマスク材の材料としてプラズマシリコン酸化膜を用いたが、これに限定されるものではなく、プラズマシリコン窒化膜、プラズマシリコンオキシナイトライド膜等、圧縮応力を有する膜であればよい。また、埋込層の材料としてO、一TEOS酸化膜を用いたが、これに代えて、CVD-PSG膜等、引張応力を有する他の膜を用いることもできる。

【0026】さらに、マスク材と埋込層の組合せについても本実施の形態に限らず、圧縮応力を有する膜と引張応力を有する膜の組合せであればよい。なお、この組合せは基板全体の面積に対する配線部分の占める面積の割合を考慮に入れて選択する必要がある。このため、場合によっては、配線領域以外の領域に回路的な接続を持たないダミー配線パターンを形成して面積を調節する必要がある。

【0027】また、本実施の形態のアルミニウム配線の 材料としては、アルミニウム中に銅、シリコン等の不純 物を含むものであってもよい。さらに、チタン等の高融 点金属や高融点金属窒化物を含む積層構造を有する膜で あってもよい。

【0028】以下、本発明の第2の実施の形態を図2を参照して説明する。図2は本実施の形態の半導体装置の製造方法、特に下層配線上の層間絶縁膜を形成する工程を順を追って示すプロセスフロー図である。本実施の形態は、配線材料に銅を用いる点、配線形成時のマスク材として低圧CVD (Low Pressure-CVD,以下、LP-C VDと記す)法によるシリコン酸化膜を用いる点、埋込層としてスパッタリングによるシリコン酸化膜を用いる点、で第1の実施の形態と異なっている。

【0029】LP-CVD法によるシリコン酸化膜は引張応力を有し、スパッタリングによるシリコン酸化膜は 圧縮応力を有することが知られている。

【0030】まず、図2(a)に示すように、シリコン基板16上に形成された絶縁膜17上の全面に、膜厚 0.5μ mのCu(銅)膜27(配線層)を形成する。なお、Cu膜27は融点が $1065\sim1083$ $^{\circ}$ C程度であるため、以降のLP-CVD工程に十分耐え得る耐熱性を有している。ついで、Cu膜エッチング時のマスク材となる膜厚 1.5μ mのシリコン酸化膜28(第1の絶縁膜)をLP-CVD法により形成する。その後、ホトリソグラフィー技術によりレジストバターン22を形成し、これをマスクとしてLP-CVD酸化膜28のプラズマエッチングを行い、マスク材パターン29を形成する。

【0031】そして、図2(b)に示すように、レジストパターン22を除去した後、マスク材パターン29をマスクとして下層のCu膜27をC1: ガス中でプラズマエッチングすることにより、Cu配線30(配線)を形成する。

50 【0032】次に、図2(c)に示すように、スパッタ

Ω

リング法を用いてシリコン酸化膜 31 (第2の絶縁膜)を形成し、埋込層 32とする。スパッタリング法を用いた場合、基板パイアスを $0V\rightarrow -200V$ 程度まで変化させることにより、シリコン酸化膜 31中の圧縮応力を徐々に増加させることができる。例えば、基板パイアスが-200Vのとき、膜応力 (圧縮) は約 2×10

' [dyne/cm'] 程度の値を取る。そこで、本実施の形態では基板バイアスを-200 Vに設定し、シリコン酸化膜31の膜厚を2.0 μ m程度とする。

【0033】以降は第1の実施の形態と同様、図2 (d)に示すように、CMP法によりシリコン酸化膜3 1の凸部を除去し、表面の平坦化を図る。そして、所定 の位置に開孔を設け、上層配線を形成することにより、 配線間の層間絶縁膜形成プロセスが完了する。

【0034】本実施の形態においては、第1の実施の形態と同様の効果に加えて、スパッタリング法を用いてシリコン酸化膜31を形成する際に適切な基板パイアスを選択することにより、膜中の圧縮応力を制御して基板全体の応力緩和効果を最適化することができ、その結果、基板の反りやCu配線の断線等の問題を防止することが20できる。また、スパッタリング法によるシリコン酸化膜31を用いたことで埋込性に優れた層間絶縁膜を形成することができる。

【0035】なお、本実施の形態に用いる配線材料としては、Cuに不純物が含まれていてもよい。

[0036]

【発明の効果】以上、詳細に説明したように、本発明によれば、配線形成時のマスク材パターンとして用いた第.1の絶縁膜が圧縮応力か引張応力のいずれかを有し、埋、込層として用いた第2の絶縁酸化膜がそれと反対の応力。30を有しているため、双方の応力が打ち消され、基板全体の応力を緩和することができ、基板の反りや配線の断線、等の問題を防止することができる。この時、第1の絶縁膜が層間膜の膜厚分だけ形成され、配線の側壁のみに絶縁膜を設けた従来の方法に比べて絶縁膜が占める体積が大きくなるため、従来に比べて十分大きな応力緩和効果

を得ることができる。また、第1の絶縁膜は配線形成のエッチング時のマスク材パターンとして用いるものであるから、応力緩和の目的だけのためにわざわざ形成するものではなく、従来のプロセスが複雑になることはない。さらに、膜の材料にO、-TEOS酸化膜やスパッタリング法によるシリコン酸化膜を用いた場合、成膜条件を制御することで膜中の応力を自由に調節でき、基板全体の応力緩和に対して最適化を図ることができる。

【図面の簡単な説明】

10 【図1】本発明の第1の実施の形態である半導体装置の 製造工程(層間絶縁膜形成工程の部分)を示すプロセス フロー図である。

【図2】本発明の第2の実施の形態である半導体装置の 製造工程(層間絶縁膜形成工程の部分)を示すプロセス フロー図である。

【図3】従来一般の層間絶縁膜形成工程を示すプロセスフロー図である。

【図4】配線側壁に絶縁膜を設けた従来の層間絶縁膜形成工程を示すプロセスフロー図である。

) 【符号の説明】

- 16 シリコン基板
- 17 絶縁膜
- 18 アルミニウム配線 (配線)
- 19 プラズマシリコン酸化膜 (第1の絶縁膜)
- 20 0. TEOS酸化膜 (第2の絶縁膜)
- 21 アルミニウム膜 (配線層)
- 22 レジストパターン
- 23,29 マスク材パターン
- 24,32 埋込層
- 25 溝
- 27 Cu膜(配線層)
- 28 LP-CVD酸化膜 (第1の絶縁膜)
- 30 Cu配線 (配線)
- 31 スパッタリング法によるシリコン酸化膜(第2の絶縁膜)

